為了解決電磁干擾EMI問題，設計工程師還必須遵循一系列的設計規則和方法：
1.在實際設計中建議使用實體地和電源層，避免電源和地被分割，這種分割可能導致復雜的電流環路。電流環路越大輻射也越大，所以必須避免任何信號，尤其是時鐘信號在分割地上布線。
2.將時鐘驅動器布局在電路板中心位置而不是電路板外圍，將時鐘驅動器放置在電路板外圍會增加磁偶極矩（magnetic dipole moment）。
2.為了進一步降低頂層時鐘信號線的EMI，好是在時鐘線兩側并行布上地線。當然，好將時鐘信號布在地層與電源層之間的內部信號層上。
4.時鐘信號使用4mil到8mil的布線寬度，由于窄的信號線更容易增加高頻信號衰減，并降低信號線之間的電容性耦合。
5.由于直角布線會增加布線電容并增加阻抗的不連續性，從而導致信號劣化，所以應該盡量避免直角布線和T型布線。
6.盡量滿足阻抗匹配。絕大多數情況下，阻抗不匹配會引起反射，而且信號完整性也主要取決于阻抗匹配。
7.時鐘信號布線不能并行走得太長，否則會產生重》從而導致EMI增大。一個較好的辦法是確保這些線之間的間距不小于線寬。
8.在設計圖形存儲器子系統時，必須確保時鐘線遠離任何PC的I/0連接器，距離保持在至少2.5英寸以上。這些連接器包括并行口、串行口、鍵盤連接器和監視器連接器等。在I/0連接器周圍設置地隔離溝的方式可以將共模輻射限制到小。對于高頻共模輻射的抑制，推薦使用具有合適阻抗特性的鐵氧體器件，由于鐵氧體的阻抗隨頻率而變化，在高頻區域鐵氧體的特征更接近一個電阻而不是電感，并且鐵氧體的電四損耗可用于消除輻射：Tracy6_Mal
9.對外部或內部時鐘源使用Vdd去耦電容可以降低EMI，去耦電容的布局對于降低時鐘源器件封裝的發射來說非常重要，所有電容都應該布局在離vdd管腳20mil的范圍以內。去耦電容的值是根據電容的諧振頻率來定，對于時鐘發生器較高的頻率而言，100pF左右的電容比較合適。
10.縮短高頻信號布線長度以及減小電流環路面積可有效抑制EMI。同時，在時鐘源上設置RC濾波器來控制上升和下降時間可降低EMI，因為較慢的上升和下降時間產生較低的發射頻率。
11.確保時鐘芯片的電源管腳緊鄰地管腳可以使電源環路小化。使電源和地管腳引線并行而且互相靠近，這樣可以有效地降低EMI。
12.當信號噪聲源不能消除時，采用濾波器可以有效地實現噪聲抑制。EMT濾波器以及鐵氧體磁珠是常用的濾波器，鐵氧體磁珠通過增加電感來抑制高頻分量。
采用EMI濾波器消除高頻噪聲
EMI濾波器可以消除電源線上的高頻噪聲，這種濾波器可以在市場買到，EMl濾波器不僅阻止噪聲進入系統，而且也會阻止系統產生的噪聲影響系統中的其它部分，具有雙向效果。EMI濾波器的構成可以根據節點電阻來確定：高阻抗節點要求使用電容，而低阻抗節點要求使用電感。
EML濾波器的結構還可以是旁路電容、L電路、x型電路和T型電路，采用旁路電容的唯一器件就是電容器，當連接到濾波器的阻抗很高時采用旁路電容是一種很好的選擇。
除了時鐘電路以外，高速器件也會產生更多的高頻噪聲，這是因為較短的信號跳變時間會使信號在高頻范圍上有更多的能量。總之，擴展頻譜方法提高了系統EMI性能，可以加速產生信號干擾的產品上市，并且降低封裝和屏蔽方面的成本。與此同時，設計工程師應該使用所有可能的方法和設計規則來降低EMI。
本文一共分三篇，其他兩篇閱讀課點擊：
1、采用擴展頻譜方法減少EMI同題（上）
2、采用擴展頻譜方法減少EMI同題（中）
免費電話：4008-707-283
